随着开关电源逐渐往高频化、数字化方向发展，开关频率的提高对数字控制的精度提出了越来越高的要求。本文提出了一种基于低成本FPGA内部加法器延迟原理的ps级DPWM设计方案，可以在50MHz系统硬件晶振时钟下，实现1MHz开关频率、15位分辨率的高精度DPWM。并通过手动布局对DPWM进行了线性优化，减小了DPWM的非线性误差。最后，以Altera公司低成本的CycloneⅡ系列FPGA芯片为数字控制核心，实现对BUCK变换器的高精度数字控制。