功率芯片在浪涌工况下会由于严重的自热效应而出现热失效。对于具有引线键合的功率芯片而言，浪涌失效点往往出现在键合线落脚处附近并呈现局部熔化的现象，因此功率芯片的浪涌能力会受到键合线布局的制约。该文基于高压大功率硅基快恢复二极管，考虑芯片特性以及三维封装结构，建立了适用于浪涌工况的芯片电热耦合有限元模型，分析了芯片在浪涌工况下的电热耦合关系，并提出了芯片浪涌能力的界定方法，通过仿真结果以及实验验证了模型的有效性。基于仿真模型，探究了不同的芯片键合线排布方式对芯片浪涌能力的影响规律，为功率芯片的封装键合线布局提供指导与参考。